半加器（英文名：half adder），是一种对两个输入数据位进行相加，输出一个结果位和进位的加法器电路。它是实现两个一位二进制数加法运算的基础电路，没有进位输入。

简介

半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。

是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C0。

A和B是相加的两个数，S是半加和数，C是进位数。

所谓半加就是不考虑进位的加法，它的真值表如下 (见表)：

表中：

分析

由逻辑状态表可写出逻辑式，按组合数字电路的分析方法和步骤进行。

1．写出输出逻辑表达式

2．列出真值表

半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。

3．给出逻辑说明

半加器是实现两个一位二进制码相加的电路，因此只能用于两个二进制码最低位的相加。

因为高位二进制码相加时，有可能出现低位的进位，因此两个加数相加时还要计算低位的进位，需要比半加器多进行一次相加运算。

能计算低位进位的两个一位二进制码的相加电路，即为全加器。

实现

半加器不考虑低位向本位的进位，因此它不属于时序逻辑电路，有两个输入端和两个输出。

设加数（输入端）为A、B ；和为S ；向高位的进位为

逻辑表达式：

输入和输出

半加器有两个输入和两个输出，输入可以标识为A、B，输出通常标识为求和（Sum）和进位（Carry）。输入经异或（XOR）运算后即为S，经和（AND）运算后即为C。

半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不能处理进位值。

与全加器区别

半加器没有接收进位的输入端，全加器有进位输入端，在将两个多位二进制数相加时，除了最低位外，每一位都要考虑来自低位的进位，半加器则不用考虑，只需要考虑两个输入端相加即可。

参考资料