数字电路中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路。数据通路的设计直接影响到控制器的设计，同时也影响到数字系统的速度指标和成本。数据通路是执行单元的集合，包括执行数据处理操作的算术逻辑单元（ALU）、乘法器、寄存器和总线。它与控制单元一起组成中央处理器（CPU）。一般来说，处理速度快的数字系统，它的独立传送信息的通路较多。但是独立数据传送通路一旦增加，控制器的设计也就复杂了。因此，在满足速度指标的前提下，为使数字电路结构尽量简单，一般小型系统中多采用单一总线结构。在较大系统中可采用双总线或三总线结构。通过使用数据选择器连接多于一个的数据通路，可以创建更大的数据通路。在1990年代后期，可重构数据通路领域的研究不断增多，这种可以在运行时使用FPGA（FPGA）重复使用的数据通路设计，可以在提升处理效率的同时节省电能。

举例说明

（以概述中图为例）

通用寄存器组R：容量16个字，双端口输出。

暂存器A和B：保存通用寄存器组读出的数据或BUS上来的数据。

算术逻辑单元ALU：有S3、S2、S1、S0、M五个控制端，用以选择运算类型。

寄存器C：保存ALU运算产生的进位信号。

RAM随机随机存取存储器：读/写操作受MRD/MWR控制信号控制。

MAR：RAM的专用地址寄存器，寄存器的长度决定RAM的容量。

IR：专用寄存器，可存放由RAM读出的一个特殊数据。

控制器：用来产生数据通路中的所有控制信号，它们与各个子系统上的使能控制信号一一对应。

总线：单一数据总线，通过三态门与有关子系统进行连接。

简介

对单总线的系统来说，扩充是非常容易的，只要在BUS上增加子系统即可。例如增加一个寄存器时，可将总线BUS接到寄存器的数据输入端，由接收控制信号将数据打入。如果该寄存器的数据还需要发送到BUS时，在寄存器的输出端加上三态门即可，或者干脆使用带三态门输出的寄存器。图中所示的数据通路中，两类信息的表示方式是非常明确的：双线表示数据信息，带态射的单线表示控制信号。所有的控制信号由控制器产生，在它们的协调配合下，数据流通过总线总线在各子系统之间进行流动。随着技术的发展，数据通路的设计也在不断进步，例如可重构数据通路的研究，它允许在运行时通过FPGA来重复使用数据通路，这样的设计不仅提高了处理效率，还有助于节省电能。

参考资料